基于Microblaze软核的嵌入式系统设计

基于Ｍｉｃｒｏｂｌａｚｅ软核的嵌入式系统设计　单超’　，王萍　，朱爱民　，万娟。　（１．深圳电器公司博士后工作站，深圳５１８００１；２．陆军航空兵学院；３．中国人民解放军６９０３６部队）　摘要：结合实际项目的开发经验，详细讲解了基于Ｘｉｌｉｎｘ　Ｍｉｃｒｏｂｌａｚｅ软核开发的整个流程，包括硬件平台搭建、软件平台　开发、嵌入式操作系统的加栽以及用非易失性存储设备对ＦＰＧＡ进行上电配置等内容。利用ＦＰＧＡ软核进行嵌入式系　统开发，将得到越来越多的关注和应用。　。　关键词：嵌入式系统；软核；片上可编程系统；可编程逻辑门阵列　中图分类号：ＴＰ３６　文献标识码：Ａ　Ｅｍｂｅｄｄｅｄ　Ｓｙｓｔｅｍ　Ｄｅｓｉｇｎ　Ｕｓｉｎｇ　Ｍｉｃｒｏｂｌａｚｅ　Ｓｏｆｔ　Ｃｏｒｅ　Ｓｈａｎ　Ｃｈａｏ　，Ｗａｎｇ　Ｐｉｎｇ２，Ｚｈｕ　Ａｉｍｉｎ　，Ｗａｎ　Ｊｕａｎ３　（１．Ｐｏｓｔｄｏｃｔｏｒａｌ　Ｃｅｎｔｒｅ，Ｓｈｅｎｚｈｅｎ　Ｅｌｅｃｔｒｏｎｉｃａｌ　Ａｐｐｌｉａｎｃｅ，Ｓｈｅｎｚｈｅｎ　５　１　８００　１，Ｃｈｉｎａ；　２．Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ａｒｍｙ　Ａｖｉａｔｉｏｎ；３．６９０３６　ＰＬＡ　Ｔｒｏｏｐｓ）　Ａｂｓｔｒａｃｔ：Ｔｈｅ　ｐａｐｅｒ　ｄｅｔａｉｌｓ　ｔｈｅ　ｗｈｏｌｅ　ｄｅｖｅｌｏｐｉｎｇ　ｆｌｏｗ　ｏｎ　Ｘｉｌｉｎｘ　ｍｉｃｒｏｂｌａｚｅ，ｉｎｃｌｕｄｉｎｇ　ｈａｒｄｗａｒｅ　ｐｌａｔｆｏｒｍ　ｄｅｖｅｌｏｐｉｎｇ，ｓｏｆｔｗａｒｅ　ｐｌａｔｆｏｒｍ　ｄｅｖｅｌｏｐｉｎｇ，ｅｍｂｅｄｄｅｄ　ｏｐｅｒａｔｉｏｎ　ｓｙｓｔｅｍ　ｌｏａｄｉｎｇ　ａｎｄ　ＦＰＧＡ　ｃｏｎｆｉｇｕｒａｔｉｏｎ．Ｅｍｂｅｄｄｅｄ　ｓｙｓｔｅｍ　ｄｅｓｉｇｎ　ｕｓｉｎｇ　ＦＰＧＡ　ｓｏｆｔ　ｃｏｒｅ　ｗｉｌｌ　ｂｅｃｏｍｅ　ｐｏｐｕｌａｒ　ｉｎ　ｔｈｅ　ｎｅａｒ　ｆｕｔｕｒｅ．　Ｋｅｙ　ｗｏｒｄｓ：ｅｍｂｅｄｄｅｄ　ｓｙｓｔｅｍ；ｓｏｆｔ　ｃｏｒｅ；ｓｙｓｔｅｍ　ｏｎ　ｐｒｏｇｒａｍｍａｂｌｅ　ｃｈｉｐ；ＦＰＧＡ　ｖｅｌｏｐｍｅｎｔ　Ｋｉｔ）集成开发解决方案。本文结合实际项目的　引　言　近十年来，ＦＰＧＡ行业获得了突飞猛进的发展，其在　系统开发工作中的地位已从简单的胶合逻辑上升到了数　字系统的核心处理器件。可编程片上系统ＳＯＰＣ（Ｓｙｓｔｅｍ　开发经验，详细讲解了基于Ｍｉｃｒｏｂｌａｚｅ软核开发的整个流　程，包括硬件平台开发、软件平台开发、嵌入式操作系统的　加载以及用非易失性存储设备对ＦＰＧＡ进行上电配置等　内容。　Ｏｎ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｃｈｉｐ）将ＣＰＵ核与外设核以及系统软　件集成到单一芯片中，帮助用户快速“量身定制”所需要的　产品，创造性地为用户提供了基于ＦＰＧＡ的嵌入式设计　方案。　Ｘｉｌｉｎｘ公司作为ＦＰＧＡ嵌入式软核解决方案商，在其　所有系列的ＦＰＧＡ中提供了Ｍｉｅｒｏｂｌａｚｅ　３２位软核处理　１　Ｍｉｃｒｏｂｌａｚｅ的体系结构　Ｍｉｃｒｏｂｌａｚｅ处理器采用ＲＩＳＣ架构和哈佛结构，在时　钟频率为１５０　ＭＨｚ的情况下可以达到１２５　ＤＭＩＰＳ的性　能，该处理器（版本７．３０）具有以下一些特征：　①３２个３２位通用寄存器和最多１８个专用寄存器；　②３２位指令系统，支持３个操作数和２种寻址方式；　器，并推出了用于嵌入式系统编程的ＥＤＫ（Ｅｍｂｅｄｄｅｄ　Ｄｅ—　［４］周贤伟，韦炜，覃伯平．无线传感器网络的时间同步算法研　究［Ｊ］．传感技术学报，２００６，１９（１）：２０—２５．　［５］孙利民，等．无线传感器网络［Ｍ］．北京：清华大学出版社，　２００５．　１０２—１１４．　［８３　Ｌｉ　Ｌｉ，Ｙｏｎｇｐａｎ　Ｌｉｕ，Ｈｕａｚｈｏｎｇ　Ｙａｎｇ，ｅｔ　ａ１．Ａ　ｐｒｅｃｉｓｉｏｎ　ａ—　ｄａｐｔｉｖｅ　ａｖｅｒａｇｅ　ｔｉｍｅ　ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ　ｐｒｏｔｏｃｏｌ　ｉｎ　ｗｉｒｅｌｅｓｓ　ｓｅｎ—　ｓｏｒ　ｎｅｔｗｏｒｋｓ［Ｃ＇］．Ｚｈａｎｇｊｉａｊｉｅ：ＩＥＥＥ，２００８．　［９］Ｅｌｓｏｎ　Ｊ，Ｅｓｔｒｉｎ　Ｄ．Ｔｉｍｅ　ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ　ｆｏｒ　ｗｉｒｅｌｅｓｓ　ｓｅｎｓｏｒ　ｎｅｔｗｏｒｋｓ［Ｃ］．Ｓａｎ　Ｆｒａｎｃｉｓｃｏ，ＣＡ：ＩＥＥＥ，２００１．　（收稿日期：２Ｏ１０—１卜０５）　［６］Ａｋｙｉｌｄｉｚ　Ｌ　Ｆ，ＳＵ　Ｗ，ｅｔ　ａ１．Ｗｉｒｅｌｅｓｓ　ｓｅｎｓｏｒ　ｎｅｔｗｏｒｋｓ：ａ　ｓｕｒ—　ｖｅｙ［Ｊ］．Ｃｏｍｐｕｔｅｒ　Ｎｅｔｗｏｒｋｓ，２００２，３８（４）：３９３—４２２．　［７］Ｊ　Ａｋｙｉｌｄｉｚ，Ｗ　Ｓｕ，ｅｔ　ａ１．Ａ　ｓｕｒｖｅｙ　ｏｎ　ｗｉｒｅｌｅｓｓ　ｓｅｎｓｏｒ　ｎｅｔ—　ｗｏｒｋｓ［Ｊ］．ＩＥＥＥ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ　Ｍａｇａｚｉｎｅ，２００２，４０（８）：　１　８　Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒｓ＆Ｅｍｂｅｄｄｅｄ　Ｓｙｓｔｅｍｓ　２０　１　７＃－ｇ　３期　ｗｗｗ．ｍｅｓｎｅｔ．ｃｏｍ．ｃｎ　２．２软件平台的开发　ＥＤＫ的另一个组件ＳＤＫ是对于ＸＰＳ集成开发环境　的补充，提供了一个软件工程项目的开发环境，具有以下　功能和特点：　◆基于Ｅｃｌｉｐｓｅ开源代码标准；　◆项目管理；　◆功能完善的Ｃ／Ｃ十＋代码编辑和编译环境；　◆程序创建配置和自动化的Ｍａｋｅｆｉｌｅ生成；　◆完美集成的对嵌入式对象的无缝调试环境。　除了提供软件的开发环境外，Ｘｉｌｉｎｘ公司还提供了各　种ＩＰ核的ＡＰＩ控制函数，这些ＡＰＩ被安放在．．＼ＥＤＫ＼ＳＷ　＼ＸｉｌｉｎｘＰｒｏｃｅｓｓｏｒｌＰＬｉｂ＼ｄｒｉｖｅｒｓ目录下，其中．．＼表示Ｘｉｌ—　ｉｎｘ软件的安装目录。通过阅读ＩＰ核的ＰＤＦ说明文档和　图３　ＸＰＳ主显示窗口　ＡＰＩ函数的Ｃ代码，用户可以很容易地实现对ＩＰ核的控　制。以通用输入／输出端口ＧＰＩＯ为例，在文件夹．．＼ＥＤＫ　特殊性，有时可能很难找到一款ＡＳＩＣ控制器，具备系统　要求的所有外设接口。在这种情况下，要么用软件实现所　缺的外设功能，从而牺牲了系统性能；要么单独购置一片　该接口芯片，从而增大了电路板面积和成本。而基于　ＦＰＧＡ软核的设计则不存在这种问题。在ＸＰＳ中定制用　户ＩＰ核与一般用ＶＨＤＬ编写逻辑电路不同的是，这种定　制ＩＰ可以挂接在ＰＬＢ总线上，从而实现与Ｍｉｃｒｏｂｌａｚｅ的　＼ｓｗ＼ＸｉｌｉｎｘＰｒｏｃｅｓｓｏｒｌＰＬｉｂ＼ｄｒｉｖｅｒｓ＼ｇｐｉｏ—ｖ２—１３一ａ下存放　着与ＧＰＩＯ软件编程有关的所有内容，其ｓｒｃ子目录下包　含各种ＡＰＩ函数的Ｃ源码，ｄｏｃ目录下包含对各种ＡＰＩ函　数的使用说明，而ｅｘａｍｐｌｅｓ目录下还有针对ＧＰＩＯ进行　编程的实例源码。一般对ＧＰＩＯ的操作过程为：　ＸＧｐｉｏＩｎｉｔｉａｌｉｚｅ（）；　ＸＧｐｉｏＳｅｔＤａｔａＤｉｒｅｃｔｉｏｎ（）；　通信。ＸＰＳ提供自定义１Ｐ核的生成向导，图４给出了用　户自定义ＩＰ核的逻辑结构。从图可以看出，生成向导创　建了两个模块，一个是与ＰＬＢ总线进行交互的接口模块　ＩＰＩＦ，另一个是用户逻辑模块Ｕｓｅｒ—Ｌｏｇｉｃ。ＩＰＩＦ完成ＰＬＢ　总线信号的捕捉和协议转换，这部分内容不需要用户参　ＸＧｐｉｏＤｉｓｃｒｅｔｅＲｅａｄ（）；　ＸＧｐｉｏＤｉｓｃｒｅｔｅＷｒｉｔｅ（）；　ＸＧｐｉｏＩｎｔｅｒｒｕｐｔＧ１ｏｂａ１Ｅｎａｂ１ｅ（）；　ＸＧｐｉｏ＿１ｎｔｅｒｒｕｐｔＥｎａｂｌｅ（）；　ＸＩｎｔｃＲｅｇｉｓｔｅｒＨａｎｄｌｅｒ（）；　与，用户只需根据自定义逻辑的输入／输出信号在ＩＰＩＦ中　给出相应的声明即可；ＵｓｅｒＬｏｇｉｃ模块则是需要用户进行　即首先对ＧＰＩＯ口进行初始化，然后设置其方向为输　入或是输出，接下来就可以对ＧＰＩＯ进行读写。如果该　手动添加自定义逻辑代码的地方，在这里用户只需关注自　己需要实现的功能，不用担心它们与Ｍｉｃｒｏｂｌａｚｅ之间的通　信链接。　ＧＰＩＯ可以产生中断，则必须置位其中断使能位，然后将　中断处理函数挂接到中断控制器或直接挂到Ｍｉｃｒｏｂｌａｚｅ　的中断位上。　２．３　Ｃｈｉｐｓｃｏｐｅ调试　Ｃｈｉｐｓｃｏｐｅ是Ｘｉｌｉｎｘ公司的片内调试工具，通过将逻　辑分析器、总线分析器和虚拟Ｉ／Ｏ小型软核插入到用户的　设计当中，可以查看和分析任何内部ＦＰＧＡ信号，包括嵌　入式处理器总线。信号被实时采集，并从编程接口ＪＴＡＧ　传输到主机，然后通过Ｃｈｉｐｓｃｏｐｅ　Ｐｒｏ逻辑分析器进行分　析。Ｃｈｉｐｓｃｏｐｅ的典型工作模式支持４种Ｃｈｉｐｓｃｏｐｅ　Ｃｏｒｅ，　它们具有不同的功能和适应环境：　①Ｃｈｉｐｓｃｏｐｅ—ｉｃｏｎ，用于管理其他的Ｃｈｉｐｓｃｏｐｅ　ｃｏｒｅ，　所有的Ｃｈｉｐｓｃｏｐｅ　ｃｏｒｅ都是通过这个核连接到ＦＰＧＡ的　ＪＴＡＧ口；　图４用户自定义ＩＰ核的逻辑结构　②Ｃｈｉｐｓｃｏｐｅ—ｉｌａ，用于监控ＦＰＧＡ内部的自定义信　２０　１　７年第３期　ｗｗｗ．ｍｅｓｎｅｔ．ｃｏｒｎ．ｃｒｔ　２　Ｏ　Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒｓ＆Ｅｍｂｅｄｄｅｄ　Ｓｙｓｔｅｍｓ　号，是使用范围最广的监控核；　～ＣＰＵ—Ａ．ＡＳＭ和钩函数定义文件ＯＳ—ＣＰＵＣ．Ｃ。最简　③Ｃｈｉｐｓｃｏｐｅ～ｐｌｂ４６一ｉｂａ，用于监控ＰＬＢ总线；　④Ｃｈｉｐｓｃｏｐｅ　ｖｉｏ，用于监控ＦＰＧＡ内部的实时自定　义信号变化。　Ｃｈｉｐｓｃｏｐｅ使用的几个主要步骤包括：　①调用Ｃｈｉｐｓｃｏｐｅ　Ｐｒｏ　Ｃｏｒｅ　Ｇｅｎｅｒａｔｏｒ，生成需要使用　的Ｃｈｉｐｓｃｏｐｅ　ｃｏｒｅ，并加入到工程中；　②调用Ｃｈｉｐｓｃｏｐｅ　Ｐｒｏ　Ｃｏｒｅ　Ｉｎｓｅｒｔｅｒ，选择需要监控　便的做法是在　ｃ／ｏｓ—ＩＩ官方网站ｗｗｗ．ｍｉｃｒｉｕｍ．ｃｏｍ　上下载ａｎｌ０１３．ｚｉｐ压缩包，里面包含针对Ｍｉｃｒｏｂｌａｚｅ修改　好的３个移植文件、ｕｃ／ｏｓ—ＩＩ软件代码和￣ｃ／ｏｓ—ＩＩ应　用指导文档，根据文档的描述将压缩包中的相关文件放到　Ｘｉｌｉｎｘ的指定安装目录下，就可以在ＳＤＫ中直接选用ｕｃ／　ＯＳ—ＩＩ操作系统。此外，压缩包中还提供了一个示例程　序，用于演示ｕｃ／ｏｓ—ＩＩ操作系统是否在Ｍｉｃｒｏｂｌａｚｅ系统　的信号，设置采样和匹配参数，并将配置后的Ｃｈｉｐｓｃｏｐｅ　ｃｏｒｅ插入到设计中；　③调用Ｃｈｉｐｓｃｏｐｅ　Ｐｒｏ　Ｃｏｎｆｉｇｕｒａｔｉｏｎ，包括Ｃｈｉｐｓｃｏｐｅ　Ｐｒｏ　Ｏｎ－Ｃｈｉｐ　Ｄｅｂｕｇｇｉｎｇ和Ｃｈｉｐｓｅｏｐｅ　Ｐｒｏ　Ｏｎ—Ｃｈｉｐ　Ｖｅｒｉｆｉ—　上运行正常，极大减轻了用户在移植ｕｃ／ｏｓ～ＩＩ过程中所　面ｌ临的工作量。　４　ＦＰＧＡ的配置　基于ＳＲＡＭ结构的ＦＰＧＡ每次上电都需要外部的配　置芯片对其进行加载，Ｘｉｌｉｎｘ的ＦＰＧＡ提供了多种配置方　ｃａｔｉｏｎ，即通过Ｃｈｉｐｓｃｏｐｅ的分析器工具Ａｎａｌｙｚｅｒ观察ＦＰ—　ＧＡ内部信号，并和设计者的需求进行比较，分析不一致　的时序。　式，如简便的Ｐｌａｔｆｏｒｍ　Ｆｌａｓｈ　ＰＲＯＭ主串配置、价格低廉　的ＳＰＩ配置、大容量的并行配置和ＪＴＡＧ配置等，用户可　以根据自己的实际情况进行灵活选择。结合ｉＭＰＡＣＴ图　３为系统添加嵌入式操作系统　如果系统所涉及的功能比较复杂，或者系统对实时性　形化配置软件，向片外配置芯片烧写比特流的工作变得非　常简单，极大缩短了系统的开发时间。除了常规的配置方　式外，Ｘｉｌｉｎｘ　ＦＰＧＡ还支持将多个配置文件放在一个配置　要求比较严格的话，在自己的设计中加载一个嵌入式操作　系统是一个很好的选择。Ｘｉｌｉｎｘ　ＦＰＧＡ目前支持绝大多　数主流嵌入式操作系统，如Ｖｘｗｏｒｋｓ、Ｅｍｂｅｄｄｅｄ　Ｌｉｎｕｘ、　Ｃｌｉｎｕｘ、　ｃ／ｏｓ—ＩＩ和ＰｅｔａＬｏｇｉｘ等，而ｕｃ／ｏｓ—ＩＩ因其　芯片中实现系统的多配置启动，或者将用户数据存放在配　置芯片中，在系统配置完成后根据需要随时从配置芯片中　读出用户数据。在Ｘｉｌｉｎｘ的官方网站ｗｗｗ．ｘｉｎｌｉｎｘ．ｃｏｍ　上可以下载关于芯片配置的各种应用文档，使用户在嵌入　式系统开发过程中最大限度地发挥ＦＰＧＡ的灵活性。　具有移植方便、执行效率高、占用空间小、实时性强和可靠　性高等优点，成为Ｍｉｃｒｏｂｌａｚｅ软核的首选嵌入式操作系　统。肚ｃ／ｏｓ—ＩＩ的大部分源代码是用ＡＮＳＩ　Ｃ语言编写　的，它的移植只需改写与处理器有关的３个文件即可。　如图５所示，修改与处理器相关的常数和宏定义头文　件Ｏｓ＿ＣＰＵ．Ｈ、任务切换过程中的堆栈处理汇编文件ＯＳ　结　语　基于ＦＰＧＡ软核的嵌入式系统开发分为硬件平台开　发和软件平台开发两个部分，在硬件平台开发过程中可以　根据需求选择外设，也可以定制自己的ＩＰ，实现更为灵活　的接口和控制功能；在软件平台开发阶段则可以充分利用　ｕＣ／ＯＳ—ＩＩ　（与处理器无关代码）　ＯＳ　ＣＯＲＥ．Ｃ　ＯＳ＿ＳＥＭ．Ｃ　ｏＳ　ＦＬＡＧＣ　ＯＳ　Ｍ［ＢＯＸＣ　０Ｓ　ＭＥＮ．Ｃ　ＯＳ　１１ＡＳＫ．Ｃ　０Ｓ　ＴＩⅣ匝．Ｃ　ＯＳ　ＴＭＲＣ　ＸＰＳ提供的ＡＰＩ制函数，方便快捷地编写控制程序。ＦＰ～　ＧＡ进行嵌入式系统开发所具备的定制性正受到越来越　多的青睐和关注，可以预见，未来使用ＦＰＧＡ进行嵌入式　产品的开发必将成为潮流。ｌ墨　参考文献　［１］Ｘｉｌｉｎｘ　Ｉｎｃ．Ｅｍｂｅｄｄｅｄ　Ｓｙｓｔｅｍ　Ｔｏｏｌｓ　Ｒｅｆｅｒｅｎｃｅ　Ｍａｎｕａｌ，２０１０．　ＯＳ　ＭＵＴＥＸ．Ｃ　ｇＣＯＳ＿ｌＩ．Ｈ　０Ｓ　Ｏ　Ｃ　［２］Ｘｉｌｉｎｘ　Ｉｎｃ．Ｍｉｃｒｏｂｌａｚｅ　Ｐｒｏｃｅｓｓｏｒ　Ｒｅｆｅｒｅｎｃｅ　Ｇｕｉｄｅ　Ｅｍｂｅｄｄｅｄ　Ｄｅｖｅｌｏｐｍｅｎｔ　Ｋｉｔ　ＥＤＫ　１２．１，２０１０．　Ｅ３］Ｍｉｃｒｉｕｍ　Ｉｎｃ．．ｃ／ｏｓ—ＩＩ　ａｎｄ　ｔｈｅ　Ｘｉｌｉｎｘ　Ｍｉｃｒｏｂｌａｚｅ　Ｐｒｏｃｅｓｓｏｒ　软件　硬件　Ａｐｐｌｉｃａｔｉｏｎ　Ｎｏｔｅ，２００９．　［二二　］回　图５　ｕｏ／ｏｓ—ＩＩ软件代码的体系结构　一　ｐａｐｅｒ＠ｍｅｓｎｅｔ．ｃｏｍ．ｃｎ（投稿专用）　２０１　７＃－ｇ　３期　羊Ｉ；｝机　嵌入式豪瓴‘应固　２１